半導(dǎo)體設(shè)備裝卸-電鏡搬運(yùn)-氣墊車搬遷的亞瑟報(bào)道：‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍在推出第二代IPU一年半以后，Graphcore終于又推出了他們?nèi)碌腎PU系統(tǒng)產(chǎn)品——Bow系列。據(jù)‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍大中華區(qū)總裁兼數(shù)、獨(dú)立線程的個(gè)數(shù)以及外部的一些接口都跟公司上一代的MK2 IPU處理器完全相同。然而即使如此，Graphcore仍然在Bow IPU上集成了高于上一代產(chǎn)品的600億個(gè)晶體管，并同步提升了其在性能和功耗上面的表現(xiàn)。‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍Bow IPU具有350 TeraFLOPS的人工智能計(jì)算的性能，比上一代的產(chǎn)品250 TeraFLOPS提高了40%，每瓦的性能也相對上一代產(chǎn)品提升了16%。在片內(nèi)存儲(chǔ)保持不變的前提下，新芯片的吞吐量也從上一代的47.5TB/s提高到65TB/s。”盧濤告訴記者。之所以能在工藝保持不變的前提下，達(dá)成這樣的成就。按照盧濤所說，這主要得益于公司在這個(gè)芯片設(shè)計(jì)上采用了臺積電的3D WoW（3D Wafer-on-Wafer）封裝技術(shù)。熟悉芯片行業(yè)的讀者應(yīng)該了解，在過去的幾十年里，產(chǎn)業(yè)提供芯片性能幾乎都是采用一個(gè)簡單粗暴的方法，那就是通過晶體管微縮，在同樣的尺寸內(nèi)集成更多的晶體管。但是，隨著工藝制程推進(jìn)到10nm以下，受限于材料的物理屬性，這套運(yùn)行了幾十年的約定俗成規(guī)范似乎已經(jīng)失效，于是行業(yè)便將目光投向了封裝，以求提升芯片性能的新方法。